THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Shin-ichiro TAGO et al.

Filed

: Concurrently herewith

For

: INFORMATION PROCESSING DEVICE

Serial No.

: Concurrently herewith

September 20, 2000

Assistant Commissioner of Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith is Japanese patent application No.(s)
11-341014 of November 30, 1999 and 11-276625 of September 29,
1999 whose priorities have been claimed in the present application.

espectfully submitted

Samson Helfgott Reg. No. 48,072

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:FUJH17.759 LHH:priority

Filed Via Express Mail Rec. No.: <u>EL522335455US</u>

On: September 20, 2000

By: Lydia Gonzalez

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 顊 年 月 日 Date of Application:

1999年 9月29日

出 願 番 号 pplication Number:

平成11年特許願第276625号

顧

plicant (s):

富士通株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT



2000年 8月18日

特許庁長官 Commissioner, Patent Office





【書類名】 特許願

【整理番号】 9940448

【提出日】 平成11年 9月29日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 G06F 9/28

【発明の名称】 情報処理装置

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 多湖 真一郎

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 佐藤 泰造

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 竹部 好正

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士

通株式会社内

【氏名】 山崎 恭啓

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100094525

【弁理士】

【氏名又は名称】 土井 健二

【代理人】

【識別番号】

100094514

【弁理士】

【氏名又は名称】

林 恒▲徳▼

【手数料の表示】

【予納台帳番号】

041380

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704944

【プルーフの要否】

【書類名】

明細書

【発明の名称】情報処理装置

【特許請求の範囲】

【請求項1】パイプライン処理により命令記憶部内の命令を読み出し、保持 し、デコードして実行する情報処理装置において、

前記命令記憶部に読み出し用アドレスを与える命令読出し要求部と、

前記命令記憶部から読み出した命令列を保持する複数の命令バッファを含む命 令保持部と、

前記命令保持部が保持する命令をデコードして実行する命令実行ユニットと、 前記命令記憶部から読み出した命令列内の分岐命令を検出する分岐命令検出部 と、

前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスを求めるための分岐先アドレスデータを保持する複数の分岐先アドレスデータ バッファを含む分岐先アドレスデータ保持部とを有し、

前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスデータを前記複数の分岐先アドレスデータバッファの1つに格納するか、又は、前記分岐先アドレスデータバッファへの格納に加えて更に当該分岐命令の分岐 先の命令列を前記複数の命令バッファの1つに格納することを特徴とする情報処理装置。

【請求項2】パイプライン処理により命令記憶部内の命令を読み出し、保持 し、デコードして実行する情報処理装置において、

前記命令記憶部に読み出し用アドレスを与える命令読出し要求部と、

前記命令記憶部から読み出した命令列を保持する複数の命令バッファを含む命 令保持部と、

前記命令保持部が保持する命令をデコードして実行する命令実行ユニットと、 前記命令記憶部から読み出した命令列内の分岐命令を検出する分岐命令検出部 と、

前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスを求めるための分岐先アドレスデータを保持する複数の分岐先アドレスデータ

バッファを含む分岐先アドレスデータ保持部とを有し、

処理中の第1の命令列が第1又は第2の命令バッファの一方に格納され、

前記分岐命令検出部が前記第1の命令列内の分岐命令を検出した時に、当該分岐命令の分岐先アドレスデータに従って、分岐先の第2の命令列を前記第1又は第2の命令バッファの他方に格納し、

前記第1の命令列内の次の分岐命令の分岐先アドレスデータを第1又は第2の 分岐先アドレスデータバッファの一方に格納し、

前記第2の命令列内の分岐命令の分岐先アドレスデータを前記第1又は第2の 分岐先アドレスデータバッファの他方に格納することを特徴とする情報処理装置

【請求項3】請求項2において、

処理中の前記第1の命令列が、前記第1又は第2の命令バッファの一方に格納され、前記第1の命令列内の分岐命令の分岐先の第2の命令列が、前記第1又は第2の命令バッファの他方に格納され、前記第1の命令列内の次の分岐命令の分岐先アドレスデータが前記第1の分岐先アドレスデータバッファに格納され、前記第2の命令列内の分岐命令の分岐先アドレスデータが、前記第2の分岐先アドレスデータバッファに格納されている状態で、

前記第1の命令列内の分岐命令が実行された結果分岐が確定した場合は、前記第1の命令列、及び前記第1の命令列内の次の分岐命令の分岐先アドレスデータを無効化し、

前記第1又は第2の分岐先アドレスデータバッファの他方に格納されている分 岐先アドレスデータに従って、前記第1又は第2の命令バッファの一方に、前記 第2の命令列内の分岐命令の分岐先の第3の命令列を格納し、

前記第1又は第2の分岐先アドレスデータバッファの一方に、前記第2の命令列内の次の分岐命令の分岐先アドレスデータを格納すると共に、前記第1又は第2の分岐先アドレスデータバッファの他方に、前記第3の命令列内の分岐命令の分岐先アドレスデータを格納することを特徴とする情報処理装置。

【請求項4】請求項2において、

処理中の前記第1の命令列が、前記第1又は第2の命令バッファの一方に格納

され、前記第1の命令列内の分岐命令の分岐先の第2の命令列が、前記第1又は第2の命令バッファの他方に格納され、前記第1の命令列内の次の分岐命令の分岐先アドレスデータが前記第1の分岐先アドレスデータバッファに格納され、前記第2の命令列内の分岐命令の分岐先アドレスデータが、前記第2の分岐先アドレスデータが、前記第2の分岐先アドレスデータバッファに格納されている状態で、

前記第1の命令列内の分岐命令が実行された結果分岐しないことが確定した場合は、前記第2の命令列、及び前記第2の命令列内の分岐命令の分岐先アドレスデータを無効化し、

前記第1又は第2の分岐先アドレスデータバッファの一方に格納されている分 岐先アドレスデータに従って、前記第1又は第2の命令バッファの他方に、前記 第1の命令列内の次の分岐命令の分岐先の第4の命令列を格納し、

前記第1又は第2の分岐先アドレスデータバッファの一方に、前記第1の命令 列内の更に次の分岐命令の分岐先アドレスデータを格納すると共に、前記第1又 は第2の分岐先アドレスデータバッファの他方に、前記第4の命令列内の分岐命 令の分岐先アドレスデータを格納することを特徴とする情報処理装置。

【請求項5】請求項1乃至4のいずれかにおいて、

前記命令読み出し要求部からの1回の命令読み出し要求に応答して、前記読み出し用アドレスから複数の連続する命令が前記命令記憶部から読み出され、前記命令保持部に保持されることを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、パイプライン処理により命令の読み出し、保持、実行を行なう情報 処理装置に関し、特に、分岐命令を含む命令列を実行する場合にも、パイプライン処理の乱れを少なくすることができる情報処理装置に関する。

[0002]

【従来の技術】

パイプライン処理を採用したマイクロプロセッサ等の情報処理装置において、 連続する命令列の読み出しは、それぞれの命令の実行の完了を待たずに次々と行 われ、実行ユニットの実行サイクルに空きがない様に命令バッファに保持される。しかし、命令列の中に分岐命令があると、その分岐命令の次に実行する可能性がある分岐先命令が、その分岐命令とアドレスが連続しない命令となり、パイプライン処理が乱れ、情報処理装置の性能の低下を引き起こす場合がある。

[0003]

このため、情報処理装置が分岐命令を読み出した場合に、前もってその分岐命令の分岐先命令列を読み出し、命令バッファに保持しておくことにより、パイプライン処理の乱れを少なくする方法が考えられている。

[0004]

図13は、このようなパイプライン処理を行なう従来の情報処理装置の概略構成図である。従来の情報処理装置は、実行すべき命令列を格納する命令記憶部11と、命令記憶部11から読み出した命令を保持し、実行すると予測される命令をデコーダ21に供給する命令バッファ部12と、命令バッファ部12から供給された命令をデコードすると共に、その命令が分岐命令である場合は分岐先アドレス用データ(通常相対アドレス)を分岐先アドレス生成部16に供給するデコーダ21を備えた命令実行ユニット20と、デコーダ21から受けとった分岐先アドレス用データと、現在のアドレスカウンタ値とをもとに分岐先アドレスを生成する分岐先アドレス生成部16と、プログラムカウンタの値、又は分岐先アドレス生成部16から受けとった分岐先アドレス、又は命令実行ユニット20から要求されるアドレス等のうち、次に読み出すべき命令のアドレスを選択し、命令記憶部11にそのアドレスを供給して命令読み出し要求を行なう命令読み出し要求部17とを有する。

[0005]

このような情報処理装置は、デコーダ21が命令バッファ部12から供給される命令をデコードし、その命令が分岐命令であることが分かった場合は、その分岐命令の実行前に、その分岐命令の次に実行する命令の候補である分岐先命令のアドレスを求め、前もって命令記憶部11からその分岐先命令及びそれに続く命令列を読み出して命令バッファ部12に保持しておくことができる。

[0006]

従って、分岐命令の実行により分岐先命令への分岐が決定した時、又は分岐先命令への分岐が予測された時に、その分岐先命令列を命令バッファ部12から命令実行ユニット20に取り出すことにより、あまりパイプライン処理を乱すことなく高速に分岐命令列の処理を行うことができる。

[0007]

この場合、命令バッファ部12に複数系列の命令バッファを設ければ、分岐が 予想される分岐先命令列それぞれを複数系列の命令バッファに保持し、分岐が決 定した時に分岐先命令をすぐに命令バッファから取り出すことができので、分岐 命令が連続するような場合でも、パイプライン処理の乱れを少なくすることがで きる。

[0008]

【発明が解決しようとする課題】

しかし、従来の構成は、分岐命令が多く存在する場合に、分岐が予想される分 岐先命令列を全て保持できるように、多数系列の命令バッファを備える。従って 、情報処理装置のハードウエアの増大を招くという問題がある。

[0009]

また、従来の情報処理装置において、分岐命令の分岐先命令列を読み出すためには、分岐命令をデコードして分岐先アドレスを求める必要があったため、分岐命令を読み出してから、それに対応する分岐先命令を読み出すまでに多くの処理時間を要し、複数系列の命令バッファを有効に活用することができなかった。

[0010]

そこで、本発明の目的は、パイプライン処理によって命令の読み出しを命令実行に先行させて行なう情報処理装置において、命令バッファ等のハードウエアの増大を押えつつ、連続した分岐命令によってパイプライン処理が乱されるのを減らすことができる情報処理装置を提供することにある。

[0011]

【課題を解決するための手段】

上記の目的を達成するために、本発明の一つの側面は、パイプライン処理により命令記憶部内の命令を読み出し、保持し、デコードして実行する情報処理装置

において、前記命令記憶部に読み出し用アドレスを与える命令読出し要求部と、前記命令記憶部から読み出した命令列を保持する複数の命令バッファを含む命令保持部と、前記命令保持部が保持する命令をデコードして実行する命令実行ユニットと、前記命令記憶部から読み出した命令列内の分岐命令を検出する分岐命令検出部と、前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスを求めるための分岐先アドレスデータを保持する複数の分岐先アドレスデータバッファを含む分岐先アドレスデータ保持部とを有し、前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスデータを前記複数の分岐先アドレスデータバッファの1つに格納するか、又は、前記分岐先アドレスデータバッファの1つに格納することを特徴とする。

[0012]

上記の目的を達成するために、本発明の別の側面は、パイプライン処理により 命令記憶部内の命令を読み出し、保持し、デコードして実行する情報処理装置に おいて、前記命令記憶部に読み出し用アドレスを与える命令読出し要求部と、前 記命令記憶部から読み出した命令列を保持する複数の命令バッファを含む命令保 持部と、前記命令保持部が保持する命令をデコードして実行する命令実行ユニッ トと、前記命令記憶部から読み出した命令列内の分岐命令を検出する分岐命令検 出部と、前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先 アドレスを求めるための分岐先アドレスデータを保持する複数の分岐先アドレス データバッファを含む分岐先アドレスデータ保持部とを有し、処理中の第1の命 令列が第1又は第2の命令バッファの一方に格納され、前記分岐命令検出部が前 記第1の命令列内の分岐命令を検出した時に、当該分岐命令の分岐先アドレスデ ータに従って、分岐先の第2の命令列を前記第1又は第2の命令バッファの他方 に格納し、前記第1の命令列内の次の分岐命令の分岐先アドレスデータを第1又 は第2の分岐先アドレスデータバッファの一方に格納し、前記第2の命令列内の 分岐命令の分岐先アドレスデータを前記第1又は第2の分岐先アドレスデータバ ッファの他方に格納することを特徴とする。

[0013]

本発明によれば、命令記憶部から読み出した命令列内の分岐命令を検出する分岐命令検出部を有するので、第1又は第2の命令バッファ内に保持された命令のデコードに先んじて、読み出した命令列の中から分岐命令を検出することができる。

[0014]

また、分岐命令が第1の命令列を処理する場合に、少なくとも処理中の第1の命令列と分岐先の第2の命令列とを格納する第1、第2の命令バッファを備えれば良いので、分岐先の命令列を格納する命令保持部のハードウェアを少なくすることができる。

[0015]

また、処理中の第1の命令列内の次の分岐命令の分岐先アドレスデータと、分岐先の第2の命令列内の次の分岐命令の分岐先アドレスデータとを第1、第2の分岐先アドレスデータバッファに格納する。このため、分岐命令の実行により、分岐する又は分岐せずのいずれの状態になっても、その格納した分岐先アドレスデータにより、分岐先命令列を即座に読み出すことができ、連続した分岐命令によってパイプライン処理が乱されるのを減らすことができる。

[0016]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。

[0017]

図1はパイプライン処理を行なう本発明の実施の形態の情報処理装置の構成図であり、図2は分岐命令を含む命令列の基本形を示す。この命令列の基本形は、命令01から命令08までの命令列C1と、命令11から命令16までの命令列C2と、命令41から命令46までの命令列C3と、命令21から命令28までの命令列C4とで構成される。また、図2の命令列は、命令列C2に分岐する分岐命令02と、命令列C3に分岐する分岐命令04と、命令列C4に分岐する分岐命令12とを有する。

[0018]

分岐命令02が分岐した時の分岐命先命令列C2内に分岐命令12が存在し、分岐

命令02が分岐しない時の元の命令列C1内に次の分岐命令04が存在するのが、最 も典型的な分岐命令を含む命令列といえる。次に、図1、図2により本発明の実 施の形態の情報処理装置の構成及び各ブロックの動作について説明する。

[0019]

本実施の形態の情報処理装置は、例えば図2に示した命令列C1~C4が記憶される命令記憶部11と、命令記憶部11から読み出した命令を保持し、分岐予測部13から供給される分岐予測に基づき、次に実行が予測される命令をデコーダ21に供給する命令バッファ部12と、命令バッファ部12から供給された命令を解読するデコーダ21と、デコーダ21から供給される制御信号に従って命令を実行し、図示しないレジスタ等に演算結果を書き込む命令実行部22とを備えた命令実行ユニット20と、プログラムカウンタの値、又は分岐先アドレス生成部16から受けとった分岐先アドレス、又は命令実行ユニット20から要求されるアドレス等から、次に読み出すべき命令のアドレスを選択手段23で選択し、命令記憶部11に命令読み出し要求を行なう命令読み出し要求部17とを有する。

[0020]

また、本実施の形態の情報処理装置は、従来と異なり、命令記憶部11から命令バッファ部12に命令が読み出され、命令バッファe-1又はe-2に格納される段階で分岐命令の存在を検出し、分岐先命令の相対アドレスを分岐先アドレスデータバッファ部15に伝える分岐命令検出部14とを有する。更に、本実施の形態の情報処理装置は、分岐命令検出部14から供給される分岐先命令の相対アドレスと、命令読み出し要求部17から遅延回路19を介して供給される当該分岐命令に対するプログラムカウンタの値とを保持する分岐先アドレスデータバッファ部15と、分岐先アドレスデータバッファ部15と、分岐先アドレスデータバッファ部15から送られてくるプログラムカウンタの値と相対アドレスとを加算して分岐先アドレスを求める分岐先アドレス生成部16とを有する。

[0021]

次に、本実施の形態の情報処理装置の各構成要素について詳細に説明する。命令バッファ部12は、少なくとも2つの命令バッファe-1、e-2を有する。この命令バッファe-1、e-2には、ある時点で、図2に示した命令列C1、C2、C3、C4

のうちの処理中の命令列と、処理中の命令列内にある分岐命令の分岐先命令列とがそれぞれ格納される。また、命令読み出し要求部17は、命令記憶部11に記憶されている命令列を、1度に例えば2命令ずつ読み出す。読み出された命令列は、予め選択された命令バッファe-1又はe-2にアドレス順に保持される。

[0022]

命令バッファe-1 、e-2 に格納される命令列に対応するフェッチアドレスは、 命令読み出し要求部 1 7内のフェッチアドレスレジスタd-1 、d-2 にそれぞれ格 納され、アドレスインクレメント手段 1 8 によって、インクレメントされる。

[0023]

例えば、命令列C1の命令01、02が命令バッファe-1 に保持されており、次の命令アドレス03が命令読み出し要求部17のフェッチアドレスレジスタd-1 に保持されている場合は、命令列C1の命令03、04が読み出され、命令バッファe-1の先行する命令列01、02の後に順番に保持される。

[0024]

一方、命令列C2の命令11、12が命令バッファe-2 に保持されており、次の命令アドレス13が命令読み出し要求部17のフェッチアドレスレジスタd-2 に保持されている場合は、命令列C2の命令13、14は、命令バッファe-2 の先行する命令列11、12の後に順番に保持される。

[0025]

命令バッファ部12は、分岐予測部13の分岐予測に基づき、次に実行すると 予測される命令を、命令バッファe-1又はe-2のいずれかからデコーダ21に提 供する。この場合、分岐予測部13の分岐予測は、例えば、分岐命令に付加され る分岐優先度を示すヒントビットを参照して行う。また、命令バッファ部12は 、分岐命令の分岐の確定などにより、命令バッファe-1又はe-2に保持している 命令列(例えばC1又はC2)を使用しないことが明らかになった場合は、新し く読み出す分岐先命令列(例えばC4又はC3)を保持するために、その時点で 保持している命令列を無効にする。なお、命令バッファ部12には、命令記憶部 11から読み出した命令を命令バッファe-1、e-2を経由しないでデコーダ21 に供給するバイパスルート24が設けられている。これにより、読み出した命令



を即座に実行ユニット20に供給することができる。

[0026]

分岐命令検出部14は、命令記憶部11から読み出した命令列内の分岐命令の存在を検出する。この場合、1度に読み出した2つの命令のうちの一方だけが分岐命令の場合には、その分岐命令の分岐先命令の相対アドレスを分岐先アドレスデータバッファ部15に送る。

[0027]

一方、命令記憶部11から1度に読み出した2つの命令の両方が分岐命令の場合には、それらの分岐命令のなかで最も分岐する可能性が高い分岐先命令の相対アドレスを分岐先アドレスデータバッファ部15に送る。この場合、分岐の可能性は、分岐命令に付加されたヒントビットによって判断する。なお、読み出した命令の中に分岐命令が1つも存在しない場合には何もしない。

[0028]

分岐先アドレスデータバッファ部 1 5 は、命令読み出し要求部 1 7 から遅延回路 1 9 を介して送られてくる分岐命令に対応するフェッチアドレスと、分岐命令検出部 1 4 から送られてくる分岐先命令の相対アドレス(以下、フェッチアドレス及び分岐先命令の相対アドレスを分岐先アドレスデータという。)とを受けとる。そして、その時点で保持している分岐先アドレスデータとの優先度に応じて、どちらの分岐先アドレスデータを保持又は破棄するかを決定し、保持することを決定した分岐先アドレスデータを保持する。

[0029]

例えば、図2に示す命令列において、命令列C1内の分岐命令02が処理中の場合、第1分岐先アドレスデータレジスタb-1には、処理中の命令列C1に含まれる次の分岐命令04の分岐先命令41のアドレスデータが保持される。また、第2分岐先アドレスデータレジスタb-2には、処理中の命令列C1の最初の分岐命令02の分岐先命令列C2に含まれる次の分岐命令12の分岐先命令21のアドレスデータが保持される。

[0030]

分岐先アドレスデータバッファ部15は、第1分岐先アドレスデータレジスタ



b-1 に分岐先アドレスデータが格納される場合には、一方の命令バッファe-1 又はe-2 が分岐の確定などで無効化され次第、分岐先アドレス生成部 1 6 に第 1 分岐先アドレスデータレジスタb-1 で保持している分岐先アドレスデータを送る。そしてその後、第 1 分岐先アドレスデータレジスタb-1 に保持していた分岐先アドレスデータを無効化し、次の分岐先アドレスデータを保持できるようにする。

[0031]

例えば、第1分岐先アドレスデータレジスタb-1 に分岐先命令41のアドレスデータが格納される場合に、分岐命令02が分岐しないことが確定した場合は、命令バッファe-2 に保持している命令列C2を無効化する。そして、分岐先アドレス生成部16に分岐先命令41のアドレスデータを送り、その後、第1分岐先アドレスデータレジスタb-1 のアドレスデータを無効化して、命令列C1の次の分岐先アドレスデータを保持できるようにする。

[0032]

一方、命令実行部22による分岐命令02の実行により、その分岐が起こることが確定した場合は、第1分岐先アドレスデータレジスタb-1に保持している現在処理中の命令列C1内の次の分岐命令04の分岐先アドレスデータを無効化する。 更に、第2分岐先アドレスデータレジスタb-2に保持している分岐先命令21のアドレスデータを第1分岐先アドレスデータレジスタb-1に移動する。

[0033]

なお、命令バッファ部12に分岐先命令列C2の読み出しが行なわれていない場合で、分岐命令02の実行によりその分岐が起こらないことが確定した場合は、まだ分岐先命令列C2を読み出していないので特に無効化は行なわない。

[0034]

また、命令バッファ部12に分岐先命令列C2の読み出しが行なわれていない場合で、分岐命令02の実行によりその分岐が起こることが確定した場合は、分岐予測が失敗した場合である。この場合は、第1分岐先アドレスデータレジスタb-1と第2分岐先アドレスデータレジスタb-2の両方に保持している分岐先アドレスデータを無効化し、分岐が起こることが確定した分岐命令02の分岐先命令列C2を読み出して分岐処理をやり直す。

[0035]

次に、命令読み出し要求部17は、2つのフェッチアドレスレジスタd-1、d-2を有し、フェッチアドレスレジスタd-1は、命令バッファ部12の命令バッファe-1に保持している命令列の後続の命令のアドレスを保持し、フェッチアドレスレジスタd-2は、命令バッファe-2に保持している命令列の後続の命令のアドレスを保持する。アドレスインクリメント手段18は、命令バッファe-1、e-2が命令を2命令ずつ読み出すことに対応し、フェッチアドレスレジスタd-1、d-2の値に2を加算する。

[0036]

命令読み出し要求部17は、分岐がない場合は、フェッチアドレスレジスタd-1を2ずつ加算して、連続する命令列を命令バッファe-1に順番に読み出す。一方、分岐が有る場合、即ち、図2に示した分岐命令02を含む命令列C1を実行する場合は、フェッチアドレスレジスタd-1でその分岐命令02に連続するアドレスを2ずつ加算し、その分岐命令02を含む命令列C1を命令バッファe-1に順番に読み出す。一方、フェッチアドレスレジスタd-2でその分岐命令02の分岐先命令11に連続するアドレスを2ずつ加算し、その分岐先命令列C2を命令バッファe-2に順番に読み出す。

[0037]

本実施の形態によれば、命令記憶部11から読み出した命令列内に分岐命令が存在するか否かを検出する分岐命令検出部14を有するので、命令バッファ部12内に保持された命令のデコードに先んじて、読み出した命令列の中から分岐命令を検出することができる。

[0038]

また、分岐命令がある命令列を処理する場合に、少なくとも処理中の命令列と最初の分岐先命令列とを格納する第1、第2の命令バッファe-1、e-2を備えれば良いので、分岐先命令列を格納する命令バッファ部12のハードウェアを少なくすることができる。

[0039]

また、処理中の命令列内の次の分岐命令の分岐先アドレスデータと、最初の分

岐先命令列内の次の分岐命令の分岐先アドレスデータとを第1、第2の分岐先アドレスデータレジスタb-1、b-2 に格納する。このため、分岐命令の実行により、分岐する又は分岐せずのいずれの状態になっても、その格納した分岐先アドレスデータにより、分岐先命令列を即座に読み出すことができ、連続した分岐命令によってパイプライン処理が乱されるのを減らすことができる。

[0040]

図3は、連続して分岐命令がある命令列の具体例である。図3の命令列は、アドレスが01から08まで連続する命令列、アドレスが11から16まで連続する命令列、アドレスが21から28まで連続する命令列、アドレスが31から34まで連続する命令列、アドレスが41から46まで連続する命令列、アドレスが51から55まで連続する命令列、アドレスが61から66まで連続する命令列で構成されている。また、条件分岐命令02の分岐先アドレスは11であり、条件分岐命令02の分岐先命令列はアドレスが11から16まで連続する命令列である。

[0041]

図4は、図3の命令列の分岐ルートを示す説明図である。例えば、図4の示す 分岐ルート(1)は、命令02と命令12で連続して分岐する場合であり、分岐ルート(2)は、命令02で分岐し命令12では分岐しない場合のルートである。また、 分岐ルート(3)は、命令02で分岐せず命令04で分岐する場合のルートであり、 分岐ルート(4)は、命令02で分岐せず命令04でも分岐しない場合のルートであ る。以下、分岐ルート(1)~(4)ごとの動作をタイミングチャートにより説 明する。

[0042]

図5は、本発明の実施の形態の情報処理装置で図4に示した分岐ルート(1)を実行した場合のタイミングチャートである。図5の各サイクルのP、T、C、D、E、Wの記号は、1つの命令に対するパイプライン処理の5つのステージを意味し、まず、各ステージの処理の内容について説明する。

[0043]

フェッチ要求ステージ(P ステージ)は、命令読み出し要求部17が、分岐先 アドレス生成部16又は命令実行ユニット20から提供されるアドレスや、アド レスインクリメント手段18によってインクリメントされたアドレスから、読み出す命令のアドレスを選択し、命令記憶部11に命令の読み出し要求を行うパイプラインステージである。また、キャッシュステージ(T ステージ)は、命令記憶部11の内部において、フェッチ要求されたアドレスの命令を取り出す準備を行なうパイプラインステージである。

[0044]

命令取り出しステージ(C ステージ)は、命令記憶部11から読み出した命令を命令バッファe-1、e-2に保持し、読み出した命令中に分岐命令が存在するかを分岐命令検出部14によりチェックし、分岐命令が存在する場合には、分岐先アドレスデータバッファ部15に分岐先命令の相対アドレスを送ると共に、次の命令を読み出すために、読み出した命令をバイパスルートを介してデコーダ21に送るパイプラインステージである。

[0045]

デコードステージ (D ステージ) は、デコーダ21において命令バッファ部12から受けとった命令を解読し、制御信号を生成するパイプラインステージである。また、実行ステージ (E ステージ) は、デコーダ21で生成した制御信号を基に、命令実行部22において命令の実行を行うパイプラインステージである。この実行ステージで、分岐命令の分岐の判定が行われる。また、書き込みステージ (W ステージ) は、命令の実行により得られた結果をレジスタ等に書き込むパイプラインステージである。

[0046]

上記の5つのステージのうち、実行ステージEが連続して実行されることにより、パイプライン処理が乱されることなく行われ、命令実行ユニット20の資源を最も有効に利用することができる。

[0047]

次に、図5のタイミングチャートについて説明する。図5は、図4の分岐ルート(1)の場合のタイミングチャートであり、分岐命令02と分岐命令12で連続して分岐する場合である。

[0048]

フェッチアドレスレジスタd-1 内のアドレスに従い、命令01、02に対して、サイクル1で命令フェッチ要求が行なわれ(P ステージ)、サイクル2で命令の取り出し準備が行われる(T ステージ)。そして、命令01、02はサイクル3で命令記憶部11から読み出され、命令バッファe-1、e-2 は両方とも空いているので、命令バッファe-1 に格納される。この時、フェッチアドレスレジスタd-1 は、アドレスインクリメント手段18により+2され、命令01、02に連続するアドレス03を保持する。

[0049]

また、サイクル3において、命令02は分岐命令検出部14により分岐命令であることが検出され、分岐命令02の分岐先アドレスデータは、第1分岐先アドレスデータレジスタb-1に保持される(C ステージ)。

[0050]

図6は、サイクル3が終わった時点の命令バッファ等の内容を示す説明図である。命令列01~08は、フェッチアドレスレジスタd-1 に対応する命令バッファe-1 に格納されるが、サイクル3が終わった時点では命令01、02だけが命令バッファe-1 に格納されている。また、分岐命令02の分岐先命令列11~16は、フェッチアドレスレジスタd-2 に対応する命令バッファe-2 に格納されるが、サイクル3が終わった時点ではまだ格納されていない。

[0051]

上記の通り、サイクル3では、分岐先アドレスデータレジスタb-1 には、その時点で実行中の命令列01~08に含まれる最初の分岐命令02の分岐先アドレスデータ(命令11のアドレスデータ)が保持される。但し、分岐先アドレスデータレジスタb-1 に保持されている分岐先命令11のアドレスデータは、その後フェッチアドレスレジスタd-2 に保持されるので、後続のサイクルで無効化される。そして、現在実行中の命令列01~08の次の分岐命令04の分岐先命令41のアドレスデータが、新たに分岐先アドレスデータレジスタb-1 に保持される。分岐命令02が分岐するか否かの最終決定は、サイクル6のE ステージまで待つ必要がある。

[0052]

一方、分岐先アドレスデータレジスタb-2 には、その時点で読み出しが行われ

ている分岐先命令列11~16に含まれる最初の分岐命令12の分岐先アドレスデータが保持される。ただし、サイクル3では分岐命令12がまだ読み出されていないので保持されるデータはなく、後続のサイクルで、分岐命令12の分岐先命令21のアドレスデータが、分岐先アドレスデータレジスタb-2 に保持される。

[0053]

次に、図5のサイクル4では、分岐先アドレス生成部16が、分岐先アドレスデータレジスタb-1の分岐先相対アドレスとフェッチアドレスレジスタd-1からのカレントアドレスとから、分岐命令02の分岐先アドレス11を算出し、フェッチアドレスレジスタd-2に格納する。そして、命令読み出し要求部17が、フェッチアドレスレジスタd-2のアドレスにもとづいて、分岐先命令11、12の読み出し要求を行なう。その直後に、アドレスインクリメント手段18でフェッチアドレスレジスタd-2のアドレスを+2して、分岐先命令11、12に連続する命令アドレス13をフェッチアドレスレジスタd-2に保持する。また、前述の通り、第1分岐先アドレスデータレジスタb-1は、使用済の分岐命令02の分岐先アドレスデータを保持する。

[0054]

サイクル4で分岐先命令11、12のフェッチ要求(P ステージ)を行うまでは、サイクル2、3において、分岐命令02に連続する命令03、04及び命令05、06のフェッチ要求(P ステージ)を毎サイクル行なう。そして、分岐先命令11、12のフェッチ要求(P ステージ)が行なわれた後の5、6サイクルでは、命令06に連続する命令07、08のフェッチ要求と、分岐先命令11、12に連続する命令13、14のフェッチ要求とを交互に行なう。

[0055]

この場合、分岐先命令11に連続する命令列は、空いている命令バッファe-2 に格納される。但し、命令バッファe-2 が空いていても、分岐命令02の分岐可能性が低い場合は、分岐命令02の分岐先アドレスデータを第1分岐先アドレスデータレジスタb-1 に格納するだけで、分岐命令02の分岐先命令列を命令バッファe-2 に格納しなくても良い。

[0056]

サイクル5において分岐命令02がD ステージに進み、例えば、分岐命令02に付加されたヒントビットにより、分岐命令02が分岐すると予測される場合は、命令バッファe-1 に保持している命令02に連続する命令列03~06のかわりに、命令バッファe-2 に読み出された分岐先命令列11、12を、後続のサイクルでD ステージに提供する。しかし、図5の命令列の場合は、サイクル6の開始時点でまだ分岐先命令列11、12が命令バッファe-2 に読み出されていないため、次のサイクル7から、分岐先命令列11、12をD ステージに提供する。

[0057]

サイクル6になると、分岐命令12が命令記憶部11から読み出され(Cステージ)、分岐命令検出部14により分岐命令であることが検出され、分岐命令12の分岐先命令21のアドレスデータが第2分岐先アドレスデータレジスタb-2 に保持される。この時点では、2つの命令バッファe-1、e-2 が使用されているので、新たな分岐先命令列を保持することができず、どちらかの命令バッファe-1、e-2 が無効化され空きが生じるまで、第2分岐先アドレスデータレジスタb-2 のアドレスデータは保持される。

[0058]

この時点が、本実施の形態例の最も特徴的な状態である。即ち、現在処理中の命令列01~08がフェッチアドレスレジスタd-1 により命令バッファe-1 に格納され、分岐命令02の分岐先命令列11~16がフェッチアドレスレジスタd-2 により命令バッファe-2 に格納され、処理中の命令列01~08の次の分岐命令04の分岐先アドレスデータが第1分岐先アドレスデータレジスタb-1 に格納され、分岐先命令列11~16の次の分岐命令12の分岐先アドレスデータが第2分岐先アドレスデータレジスタb-2 に格納されている。そして、サイクル6における分岐命令02の実行ステージEの結果を待っている。

[0059]

そこで、サイクル6では、デコードされた分岐命令02がE ステージに進み、分岐の有無の判定が行なわれる。図4のルート(1)に従って、命令11に分岐することが確定すると、新しく分岐先命令を読み出せるように、命令02に連続する命

令列03~08に関連するフェッチアドレスレジスタd-1 及び命令バッファe-1 を無効化し、更に、分岐命令04の分岐先アドレスデータを保持している第1分岐先アドレスデータレジスタb-1 を無効化する。そして、第2分岐先アドレスデータレジスタb-2 に保持している分岐命令12の分岐先命令21のアドレスデータを、第1分岐先アドレスデータレジスタb-1 に転送する。

[0060]

図7は、サイクル6が終わった時点の命令バッファ等の内容を示す説明図である。サイクル6では、分岐命令02が命令11に分岐することが確定するので、命令バッファe-1 に保持している命令02に連続する命令列03~06を無効化する。更に、第1分岐先アドレスデータレジスタb-1 のデータから生成される分岐先アドレス(21)をフェッチアドレスレジスタd-1 に格納することで、その後命令バッファe-1 に、命令21から連続する命令列21~28を格納できる状態にする。

[0061]

また、前述のように、第2分岐先アドレスデータレジスタb-2 に保持されている分岐命令12の分岐先命令21のアドレスデータは、第1分岐先アドレスデータレジスタb-1 に転送されている。そして、後続のサイクルで、第1分岐先アドレスデータレジスタb-1 には、処理中の命令列11~16内の次の分岐命令14の分岐先命令51のアドレスデータが保持され、第2分岐先アドレスデータレジスタb-2 には、分岐先命令列21~28内の分岐命令22の分岐先命令31のアドレスデータが保持される。

[0062]

図5に戻り、次のサイクル7では、分岐先アドレス生成部16が、第1分岐先アドレスデータレジスタb-1 に保持されている分岐命令12の分岐先アドレスデータから、分岐先アドレス(21)を計算し、命令読み出し要求部17が、命令列21、22のフェッチ要求を行う。そして、フェッチアドレスレジスタd-1 のアドレスはインクリメントされ、命令21、22に連続するアドレス(23)がフェッチアドレスレジスタd-1 に保持される。また、第1分岐先アドレスデータレジスタb-1 は、保持している分岐先アドレスデータを分岐先アドレス生成部16に送った後、無効化される。

[0063]

サイクル8では、命令11が命令実行部22により実行される(Eステージ)。この命令11のEステージは、命令02のEステージから1サイクル遅れで行われる。なぜなら、命令11のフェッチ開始であるPステージが遅れてしまい、サイクル7の時点で命令11のEステージへの移行が間に合わなかったからである。但し、分岐命令02のEステージが、先行する命令列のために遅れている場合は、分岐命令02のEステージの次のサイクルで、分岐先命令11のEステージに移行することができる。この場合は、パイプライン処理にまったく乱れは生じない。

[0064]

サイクル8では、分岐命令14の分岐先アドレスデータが第1分岐先アドレスデータレジスタb-1 に格納され、分岐命令12がD ステージに進む。分岐命令12に付加されるヒントビットにより、分岐命令12が分岐すると予測される場合は、図4のルート(1)に従って、命令バッファe-2 に保持している命令12に連続する命令列13、14のかわりに、命令バッファe-1 に保持している分岐先命令列21、22を、後続のサイクルからD ステージに提供する。しかし、図5の命令列の場合は、サイクル9の開始時点で、まだ分岐先命令列21、22が命令バッファe-1 に読み出されていないため、次のサイクル10から、分岐先命令列21、22をD ステージに提供する。

[0065]

サイクル9では、分岐命令22が命令記憶部11から読み出され、分岐命令検出部14により分岐命令であることが検出され、分岐命令22の分岐先アドレスデータが第2分岐先アドレスデータレジスタb-2に保持される。そこで、デコードされた分岐命令12がEステージに進み、分岐の有無の判定が行なわれる。ここの例では、命令21に分岐することが確定するので、第1分岐先アドレスデータレジスタb-1に保持している分岐命令14の分岐先アドレスデータを無効化する。そして、分岐命令22の分岐先アドレスデータを第2分岐先アドレスデータレジスタb-2から第1分岐先アドレスデータレジスタb-1に転送して保持し、命令12に連続する命令列13~16に関連するフェッチアドレスレジスタd-2及び命令バッファe-2を無効化する。

[0066]

図8は、サイクル9が終わった時点の命令バッファ等の内容を示す説明図である。サイクル9では、分岐命令12が命令21に分岐することが確定するので、命令バッファe-2 に保持している命令12に連続する命令列13、14を無効化する。更に、第1分岐先アドレスデータレジスタb-1 のデータから生成される分岐先アドレス(31)をフェッチアドレスレジスタd-2 に格納することで、その後、命令バッファe-2 に、命令31から連続する命令列を格納できる状態にする。

[0067]

また、第2分岐先アドレスデータレジスタb-2 に保持されている分岐命令22の 分岐先命令31のアドレスデータは、第1分岐先アドレスデータレジスタb-1 に転 送されている。そして、後続のサイクルで、第1分岐先アドレスデータレジスタ b-1 には、実行中の命令列21~28内の次の分岐命令24の分岐先アドレスデータが 保持され、第2分岐先アドレスデータレジスタb-2 には、分岐先命令列31~34内 の分岐命令32の分岐先アドレスデータが保持される。

[0068]

図5に戻り、次のサイクル10において、分岐先アドレス生成部16が、分岐命令22の分岐先アドレスデータより、分岐先アドレスを計算する。そして、命令読み出し要求部17が、分岐先命令31、32のフェッチ要求を行う。これ以降は上記の処理とほぼ同様であるが、サイクル12で分岐命令22がEステージに進み、分岐しないことが確定するので、命令バッファe-2に保持している命令31、32を無効化し、サイクル13~20において命令列23~28のパイプライン処理を行う。

[0069]

パイプライン処理を高速に実行するためには、前述の通り、実行ステージ(E ステージ)を連続させることが重要である。本実施の形態の情報処理装置は、分岐命令が分岐すると予測した場合において、その分岐命令が予測どおりに分岐する場合は、通常、その分岐命令に十分先行して命令フェッチが行われているので、Eステージの空き時間、即ち分岐ペナルティはない。一方、その分岐命令が予測に反して分岐しなかった場合は、分岐命令のEステージの後に分岐先命令のデコードステージ(Dステージ)が行われるので、分岐ペナルティは1になる。

[0070]

ただし、分岐命令のEステージが早く行われ、分岐先命令のフェッチ要求ステージ(Pステージ)が遅れた場合は、分岐ペナルティが1になる。また、命令バッファe-1、e-2に読み出した最初の命令が分岐命令の場合は、分岐先命令のEステージは最も遅れ、分岐ペナルティは最悪の2になる。

[0071]

同様に、本実施の形態の情報処理装置は、分岐命令が分岐しないと予測した場合において、その分岐命令が予測どおりに分岐しない場合は、通常、その分岐命令に十分先行して命令フェッチが行われているので、分岐ペナルティはない。一方、その分岐命令が予測に反して分岐した場合は、分岐命令のEステージの後に分岐先命令のDステージが行われるので、分岐ペナルティは1になる。

[0072]

ただし、命令バッファe-1 、e-2 に読み出した最初の命令が分岐命令の場合は 、分岐先命令のEステージは最も遅れ、分岐ペナルティは最悪の2になる。

[0073]

図5に示した分岐ルート(1)の場合、命令02による1番目の分岐に関して生じる分岐ペナルティは、図示される通り、サイクル7における1サイクル期間であり、命令12による2番目の分岐に関して生じる分岐ペナルティは、サイクル10における1サイクル期間であり、命令22による3番目の分岐(この例では非分岐)に関して生じる分岐ペナルティは、サイクル13における1サイクル期間である。

[0074]

図9は、図4の分岐ルート(2)の場合のタイミングチャートであり、分岐命令02で分岐し、分岐命令12で分岐しない場合である。分岐命令02で分岐するのは分岐ルート(1)と同様であり、分岐命令12で分岐しない場合の動作は、分岐ルート(1)の分岐命令22で分岐しない場合の動作と同様である。即ち、図9の分岐命令12がサイクル9の実行ステージ(Eステージ)で分岐しないことが確定した場合に、命令バッファe-1に読み出していた分岐先命令列21、22を無効化し、後続の命令列13~16を実行する。

[0075]

分岐ルート(2)の場合は、分岐ルート(1)の場合と同様に、命令02による 1番目の分岐に関して生じる分岐ペナルティは、サイクル7における1サイクル 期間であり、命令12による2番目の分岐に関して生じる分岐ペナルティは、サイクル10における1サイクル期間であり、命令14による3番目の分岐に関して生じる分岐ペナルティは、サイクル13における1サイクル期間である。

[0076]

図10は、図4の分岐ルート(3)の場合のタイミングチャートであり、分岐命令02で分岐せず、分岐命令04で分岐する場合である。分岐命令02で分岐しない場合の動作は、分岐ルート(1)の分岐命令22で分岐しない場合の動作と同様であり、分岐命令04で分岐する場合の動作は、分岐ルート(1)の分岐命令02で分岐する場合の動作と同様である。

[0077]

分岐ルート(3)の場合も、分岐ルート(1)、(2)の場合と同様に、命令02による1番目の分岐に関して生じる分岐ペナルティは、サイクル7における1サイクル期間であり、命令04による2番目の分岐に関して生じる分岐ペナルティは、サイクル10における1サイクル期間であり、命令42による3番目の分岐に関して生じる分岐ペナルティは、サイクル13における1サイクル期間である。

[0078]

図11は、図10の分岐ルート(3)の場合において、サイクル6が終わった時点の命令バッファ等の内容を示す説明図である。サイクル6では、分岐命令02が命令11に分岐しないことが確定するので、命令バッファe-2に保持している命令列11、12を無効化する。そして、第1分岐先アドレスデータレジスタb-1のデータから生成される分岐先アドレス(41)を、フェッチアドレスレジスタd-2に格納することで、その後、命令バッファe-2に、命令41から連続する命令列を格納できる状態にする。

[0079]

また、第2分岐先アドレスデータレジスタb-2 に保持されている分岐命令12の 分岐先命令21のアドレスデータが無効化され、後続のサイクルで、第2分岐先ア ドレスデータレジスタb-2 に分岐命令42の分岐先命令61のアドレスデータが保持される。

[0080]

図12は、図4の分岐ルート(4)の場合のタイミングチャートであり、分岐命令02、04で分岐しない場合である。分岐命令02で分岐しないのは分岐ルート(3)と同様であり、分岐命令04で分岐しない場合の動作は、分岐ルート(1)の分岐命令22で分岐しない場合の動作と同様である。

[0081]

分岐ルート(4)の場合、命令02による1番目の分岐に関して生じる分岐ペナルティは、サイクル7における1サイクル期間であり、命令04による2番目の分岐に関して生じる分岐ペナルティは、サイクル9における1サイクル期間である

[0082]

このように本発明の実施の形態の情報処理装置によれば、命令記憶部11から 読み出した命令列内に分岐命令が存在するか否かを検出する分岐命令検出部14 を有するので、命令バッファ部12内に保持された命令のデコードに先んじて、 読み出された命令列の中から分岐命令を検出することができる。

[0083]

また、分岐命令がある命令列を処理する場合に、少なくとも処理中の命令列と最初の分岐先命令列とを格納する第1、第2の命令バッファe-1、e-2を備えれば良いので、分岐先命令列を格納する命令バッファ部12のハードウェアを少なくすることができる。

[0084]

また、処理中の命令列内の次の分岐命令の分岐先アドレスデータと、最初の分岐先命令列内の次の分岐命令の分岐先アドレスデータとを第1、第2の分岐先アドレスデータレジスタb-1、b-2に格納しているので、分岐命令の実行により、分岐する又は分岐せずのいずれの状態になっても、その格納した分岐先アドレスデータにより、分岐先命令列を即座に読み出すことができ、連続した分岐命令によってパイプライン処理が乱されるのを減らすことができる。

[0085]

なお、本実施の形態では、命令バッファe-1、e-2 と分岐先アドレスデータレジスタb-1、b-2 がそれぞれ2個ずつの場合について説明したが、それらは2個ずつに限定されるものではなく、3個以上の複数個であっても良い。

[0086]

上記の実施の形態例について、更に整理すると、請求項に記載の発明に加えて 以下の通りである。但し、本発明が以下のものに限定されることはない。

[0087]

(1)パイプライン処理により命令記憶部内の命令を読み出し、保持し、デコードして実行する情報処理装置において、

前記命令記憶部に読み出し用アドレスを与える命令読出し要求部と、

前記命令記憶部から読み出した命令列を保持する複数の命令バッファを含む命 令保持部と、

前記命令保持部が保持する命令をデコードして実行する命令実行ユニットと、 前記命令記憶部から読み出した命令列内の分岐命令を検出すると共に、分岐命 令の分岐予測の情報を検出する分岐命令検出部と、

前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスを求めるための分岐先アドレスデータを保持する複数の分岐先アドレスデータ バッファを含む分岐先アドレスデータ保持部とを有し、

前記分岐命令検出部が分岐命令を検出した時に、当該分岐命令の分岐先アドレスデータを前記複数の分岐先アドレスデータバッファの1つに格納するか、又は、前記分岐先アドレスデータバッファへの格納に加えて更に当該分岐命令の分岐 先の命令列を前記複数の命令バッファの1つに格納することを特徴とする情報処理装置。

[0088]

(2)上記(1)において、

前記分岐命令検出部が検出した分岐命令の分岐予測の情報に従って、前記分岐 先アドレスデータ保持部が当該分岐命令の分岐先アドレスデータを保持するか否 かが選択されることを特徴とする情報処理装置。 [0089]

(3)上記(1)において、

前記分岐命令検出部が検出した分岐命令の分岐予測の情報に従って、前記命令保持部が当該分岐命令の分岐先の命令列を取り込むか否かが選択されることを特徴とする情報処理装置。

[0090]

(4)上記(1)において、

前記分岐命令検出部により分岐命令が所定の高い確率で分岐しないと予測され た場合、

前記分岐先アドレスデータ保持部は、当該分岐命令の分岐先アドレスデータを保持せず、前記命令保持部は、当該分岐命令の分岐先の命令列を取り込まないことを特徴とする情報処理装置。

[0091]

(5) 上記(1) において、

前記分岐先アドレスデータ保持部が、第1の分岐命令の分岐先アドレスデータ を保持している場合に、前記分岐命令検出部が、前記第1の分岐命令より分岐の 可能性が高い第2の分岐命令を検出した場合は、

前記分岐先アドレスデータ保持部は、前記第1の分岐命令の分岐先アドレスデータを無効化し、前記第2の分岐命令の分岐先アドレスデータを保持することを 特徴とする情報処理装置。

[0092]

(6) 上記(1) において、

前記命令保持部の命令バッファが空いている時において、前記分岐命令検出部が第1の分岐可能性を有する第1の分岐命令を検出した場合は、前記第1の分岐命令の分岐先命令列を前記命令保持部に取り込むことなく、前記分岐先アドレスデータ保持部が第1の分岐命令の分岐先アドレスデータを保持し、

前記分岐命令検出部が前記第1の分岐可能性より高い第2の分岐可能性を有する第2の分岐命令を検出した場合は、前記第2の分岐命令の分岐先命令列を前記命令保持部に取り込むことを特徴とする情報処理装置。

[0093]

なお、本発明の保護範囲は、上記の実施の形態に限定されず、特許請求の範囲 に記載された発明とその均等物に及ぶものである。

[0094]

【発明の効果】

以上、本発明によれば、命令記憶部より読み出した命令を命令バッファに格納する前に分岐命令の存在を検出し、分岐命令が存在した場合に、検出した分岐命令の分岐先アドレスデータを保持することにより、命令バッファ等のハードウエアの増大を押えつつ、連続した分岐命令により生じるパイプラインの乱れを減らすことができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態の情報処理装置の構成図である。

【図2】

分岐命令を含む命令列の基本形の説明図である。

【図3】

情報処理装置で処理される命令列の例である。

【図4】

図3の命令列の分岐ルートを示す説明図である。

【図5】

図4の分岐ルート(1)の場合のタイミングチャートである。

【図6】

分岐ルート(1)のサイクル3における命令バッファの内容を示す説明図である。

【図7】

分岐ルート(1)のサイクル6における命令バッファの内容を示す説明図である。

【図8】

分岐ルート(1)のサイクル9における命令バッファの内容を示す説明図であ

る。

【図9】

図4の分岐ルート(2)の場合のタイミングチャートである。

【図10】

図4の分岐ルート(3)の場合のタイミングチャートである。

【図11】

分岐ルート(3)のサイクル6における命令バッファの内容を示す説明図である。

【図12】

図4の分岐ルート(4)の場合のタイミングチャートである。

【図13】

従来の情報処理装置の概略構成図である。


【符号の説明】

- 11 命令記憶部
- 12 命令バッファ部
- 13 分岐予測部
- 14 分岐命令検出部
- 15 分岐先アドレスデータバッファ部
- 16 分岐先アドレス生成部
- 17 命令読み出し要求部
- 18 アドレスインクリメント手段
- 19 遅延回路
- 20 命令実行ユニット
- 21 デコーダ
- 22 命令実行部

【書類名】


図面

【図1】



【図2】

分岐命令を含む命令列の基本形の説明図




【図3】

情報処理装置で処理される命令列の例

## (アドレス 11 へ分岐) 10		
02 条条件分的令 (アドレス 41 へ分岐) 条条件分前命令 (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 31 へ分岐) (アドレス 61 へ	命令アドレス	命令
02 条条件分的令 (アドレス 41 へ分岐) 条条件分前命令 (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 51 へ分岐) (アドレス 31 へ分岐) (アドレス 61 へ	01	条件判定命令
03 条件分命令 (アドレス 41 へ分岐) (アドレス 41 へ分岐) (アドレス 21 へ 分 51 へ 51 へ	02	
05 06 07 08	03	
05 06 07 08	04	条件分岐命令 (アドレス 41 へ分岐)
11	05	
11	06	<i>"</i>
11 12 条件件分岐の命令 (アドレス21へ分岐) 条条件件分岐で命令 (アドレス51へ分岐) 14 15 16 21 条条件算 "	07	"
12 条件分岐の令令 (アドレス21へ分岐) 条件分割 (アドレス51へ分岐) (アドレス51へ分岐) (アドレス51へ分岐) (アドレス 31へ分岐) 条件分命令 (アドレス 31へ分岐) 条条件の命令令条条 (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 61へ分岐)	08	"
12 条件分岐の令令 (アドレス21へ分岐) 条件分割 (アドレス51へ分岐) (アドレス51へ分岐) (アドレス51へ分岐) (アドレス 31へ分岐) 条件分命令 (アドレス 31へ分岐) 条条件の命令令条条 (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 31へ分岐) (アドレス 61へ分岐)		
13	11	
年	_	
15 16	13	
16		
21 22 23 24 24 25 26 27 28 31 32 33 34 41 42 43 41 42 43 44 45 46 51 51 51 52 53 54 55 61 62 63 64 64 65 8 4件判定命令 40 7ドレス 61 へ分岐) (アドレス 61 へ分岐)		演算命令
22 条件分岐命令 (アドレス 31 へ分岐) 条件判定命令 条件分岐命令 条件分岐命令 27 28 " " " " " " " " " " " " " " " " " "	16	"
22 条件分岐命令 (アドレス 31 へ分岐) 条件判定命令 条件分岐命令 条件分岐命令 27 28 " " " " " " " " " " " " " " " " " "		AT 18 JULIUS A. A.
23 条件判定命令 24 条件分岐命令 26 27 28 " " " " " " " " " " " " " " " " " "		1 11 11 1 1 1 1
24 条件分岐命令 25 26 27 28 " " " " " " " " " " " " " " " " " "		
25 26 27 28		
26 27		
27 28		
28		
31 条件判定命令 条件分岐命令 条件分岐命令 条件分岐命令 条件分岐命令 (アドレス 61 へ分岐) 海算命令 (カリカ) (カ) (カ) (カ) (カ) (カ) (カ) (カ) (カ) (カ) (
32 条件分岐命令 条件判定命令 条件分岐命令 条件分岐命令(アドレス 61 へ分岐) 演算命令 1 演算命令 51 演算命令 52 " 53 " 54 " 55 " 61 演算命令 62 (3) (4) (6) (7) (7) (7) (7) (7) (7) (7) (7) (7) (7	20	"
32 条件分岐命令 条件判定命令 条件分岐命令 条件分岐命令(アドレス 61 へ分岐) 演算命令 1 演算命令 51 演算命令 52 " 53 " 54 " 55 " 61 演算命令 62 (3) (4) (6) (7) (7) (7) (7) (7) (7) (7) (7) (7) (7	31	冬此判完命会
33 条件判定命令 条件分岐命令 41 条件判定命令 条件分岐命令(アドレス 61 へ分岐) 演算命令 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		
34 条件分岐命令 41 条件判定命令 条件分岐命令 (アドレス 61 へ分岐) 演算命令 46		
条件判定命令 条件分岐命令 (アドレス 61 へ分岐) 演算命令		
42 条件分岐命令(アドレス 61 へ分岐) 演算命令 152 53 " 54 " 55 " 61 演算命令 62 " 63 " 64 " 65 "	• •	
42 条件分岐命令 (アドレス 61 へ分岐) 演算命令 44 パ 45 パ 46 パ 51 演算命令 52 パ 53 パ 54 パ 55 パ 61 演算命令 62 パ 63 パ 64 パ 65 パ	41	条件判定命令
43 演算命令 44 " 45 " 46 " 51 演算命令 52 " 53 " 54 " 55 " 61 演算命令 62 " 63 " 64 " 65 "		
44	43	演算命令
46		<i>II</i>
51 52 7 53 7 54 7 61 61 62 63 64 7 64 7 7 7 7 7 8 7 8 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9		H
52	46	<i>II</i>
52	l	
53		演算命令
54		
55		
61 演算命令 62 " 63 " 64 " 65 "		-
62	55	"
62	ا ہے	溶管会会
63		
64		·
65 //		
UU 1 "	66	 //

【図4】

図3の命令列の分岐ルートを示す説明図




【図5】

20 ≥ ≥ w ≥ ພ ⊆ **≯** ⊔ ⊖ ⊖ **≥** ພ ດ (j(j) 5 **≯**ພ∩©000 **4** 4 (3 (3 0 0 € ြည်ပပရ 2 **≯ □** (O) (O) **⊢ ⊢** 0000 図4の分岐ルート(1)の場合のタイミングチャート **400049** 9 စ္ပိ⊢⊢ ۵ م O **≽**ლ©ე⊢⊢ $\circ \circ \circ \circ$ **___**00044 8 _ _ _ _ _ _ _ > u 00000 + + 9 0000 m D Q Q O O C d S \vdash a © o o ⊢ ⊢ 4 م م 00----က \vdash \vdash \vdash \vdash \vdash ~ #4911 鲁 01 02 03 05 05 06 08 125456 21 22 23 23 24 25 27 28 28 32 33 34


【図6】

分岐ルート(1)のサイクル3における命令パッファの内容を示す説明図




【図7】

分岐ルート(1)のサイクル6における命令バッファの内容を示す説明図 (分岐命令02の分岐が確定する場合)



【図8】

分岐ルート(1)のサイクル9における命令バッファの内容を示す説明図 (分岐命令12の分岐が確定する場合)



【図9】

	9	· >	
	5	¥ m	· · · · · · · · · · · · · · · · · · ·
図4の分岐 ルート(2)の場合のタイミングチャート	14	~*†\\rac{1}{7}411 E W D E	र्भ
	5.5	(C)	—————————————————————————————————————
	12	× (©) (©)	00
	=		
	10	\$ 2000 7 €	مم
	6	_ ≥m <u>ô</u> ô⊢⊢ oorg	
	8	本	
	7	≥	
	ဖ	> m © © © ⊖ ⊢	
		m D O O O O O O O O O O O O O O O O O O	
+(2)	4	0000 44	
#7£ -	က	00	
の分布	2	\vdash	
⊠40		a a	
	4/9几		⊕ = = = =
	命なびた	00 00 00 00 00 00 00 00 00 00 00 00 00	51 53 54 55


9

【図10】

<u>∞</u> ≥ ≥ ш ≥ ш □ **≥** w ∩ ⊙ **_**□000 **≥** □ ② ② ② × m_00000 00---ш a Q Q o o 図4の分岐ルート(3)の場合のタイミングチャー a © 0 0 ⊢ ⊢ **> ພ**00000 O $\circ\circ$ **_**00000 \vdash \vdash \vdash \vdash \vdash ရပ်ပြုပြုပ <u>م</u> م **> 1**0000 **1 1** $\circ \circ \circ \circ \circ$ m a Q Q Q o o a a \vdash a ② o o − ⊢ 00--40 \vdash \vdash \bullet . \bullet ۵ م #1911 命令 分岐命令(アドレス11~分岐(ない) 邻 **ም**ኒላ 61 62 63 64 65 66

【図11】

分岐ルート(3)のサイクル6における命令バッファの内容を示す説明図 (分岐命令02が分岐しないことが確定する場合)




【図12】

5 ₹ 7 ≥ ш 33 \geq \square \square 12 **≥** ш △ ⓒ **>** ш a ②⊙ 9 ш<u>а</u>©©© တ 図4の分岐ルート(4)の場合のタイミングチャート ထ \vdash \vdash \vdash \vdash \vdash \vdash **≥** ∆ 0 0 0 0 0 0 ۵ م > m(O(O(O) - - $\circ \circ \circ \circ$ 9 S a © 0 0 − ⊢ 4 ۵ م က $\circ\circ\vdash\vdash\sigma\sigma$ ~ \vdash \vdash \vdash \vdash \vdash \vdash ۵ م 命令 分岐命令(アドレス 11 へ分岐しない) 命令 分岐命令(アドレス 41 へ分岐しない) 命令 #191L 金金 01 03 04 05 07 08 1 2 E 4 E 5 E

【図13】

従来の情報処理装置の概略構成図



【書類名】

要約書

【要約】

【課題】命令バッファ等のハードウエアの増大を押えつつ、連続した分岐命令に よってパイプライン処理が乱されるのを減らす。

【解決手段】パイプライン処理により命令記憶部内の命令を読み出し、保持し、 デコードして実行する情報処理装置において、前記命令記憶部に読み出し用アド レスを与える命令読出し要求部と、前記命令記憶部から読み出した命令列を保持 する第1、第2の命令バッファを含む命令保持部と、前記命令保持部が保持する 命令をデコードして実行する実行ユニットと、前記命令記憶部から読み出した命 令列内の分岐命令を検出する分岐命令検出部と、前記分岐命令検出部が分岐命令 を検出した時に、当該分岐命令の分岐先アドレスを求めるための分岐先アドレス データを保持する第1、第2の分岐先アドレスデータバッファを含む分岐先アド レスデータ保持部とを有する。

【選択図】

図 1

認定・付加情報

特許出願の番号

平成11年 特許願 第276625号

受付番号

59900950363

書類名

特許願

担当官

濱谷 よし子

1614

作成日

平成11年10月 4日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005223

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号

【氏名又は名称】

富士通株式会社

【代理人】

申請人

【識別番号】

100094525

【住所又は居所】

神奈川県横浜市港北区新横浜3-9-5 第三東

昇ビル3階 林・土井 国際特許事務所

【氏名又は名称】

土井 健二

【代理人】

【識別番号】

100094514

【住所又は居所】

神奈川県横浜市港北区新横浜3-9-5 第三東

昇ビル3階 林・土井 国際特許事務所

【氏名又は名称】

林 恒徳

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社